CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 报时 VHDL

搜索资源列表

  1. clock

    0下载:
  2. 用VHDL实现多功能数字钟 闹铃 计时 动显 报时等-VHDL realization of multi-functional digital clock with alarm timer was timekeeping and other fixed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:445779
    • 提供者:顾利琳
  1. vhdlclock

    0下载:
  2. 数字钟的实现,包括报时,校时,清零,闹钟等功能,内附源文件电路图跟源代码。-This is a digital clock to achieve the VHDL. Using eight digital tube display!- Adjustable alarm can be school.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:92335
    • 提供者:linpy
  1. sy6

    0下载:
  2. 数字时钟,整点报时,有校分校时功能,底层用VHDL,顶层原理图-Digital clock, the whole point of time, when a school campus functions, the bottom with VHDL, top-level schematic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4368
    • 提供者:1111
  1. VHDL_clock

    0下载:
  2. VHDL电子钟,课程设计,时间可调,有闹钟,大小月,闰年,整点报时-a clock which is write in VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:39795
    • 提供者:王宇
  1. DC

    0下载:
  2. 基于VHDL的数字时钟,包含设置时间,闹钟,以及整点报时的功能。设置时间和闹钟时数码管闪烁。-Based on VHDL digital clocks, including setting time, alarm clock, and the function of the time on the hour. Set a time when the alarm clock and digital tube twinkle.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1265750
    • 提供者:miffy
  1. time

    1下载:
  2. fpga万年历 vhdl语言 能实现现实时分秒年月日 及闰年判断 整点报时-every second when the fpga calendar VHDL language can achieve real date and leap year to judge the whole point of time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:4074088
    • 提供者:孙龙飞
  1. lcd_clock

    0下载:
  2. 用VHDL编程实现在LCD上显示北京时间 可以自动调节时间 同时具有整点报时功能-Beijing can be adjusted automatically one time, a whole hour with VHDL programming on the LCD display
  3. 所属分类:Communication

    • 发布日期:2017-04-10
    • 文件大小:1083724
    • 提供者:Individual
  1. clock1

    0下载:
  2. 用VHDL编程实现在数码管上动态显示时间 功能有整点报时 自动设置时间-VHDL programming in the dynamic display of the time function of the whole point of time is automatically set time on digital tube
  3. 所属分类:Communication

    • 发布日期:2017-03-29
    • 文件大小:851777
    • 提供者:Individual
  1. clock

    0下载:
  2. VHDL编程数字钟,能够实现时间校正,闹钟,整点报时,显示日期,倒计时等功能。-The VHDL programming digital clock, time correction, alarm, hourly chime, such as date, countdown function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-29
    • 文件大小:409447
    • 提供者:王斌斌
  1. Digital-clock-design

    0下载:
  2. 用VHDL语言设计数字钟.实现以下功能:正常走表,时间设置,闹钟设置,整点报时,闹钟提醒。-Digital clock using VHDL language . Achieve the following functions: normal walking table, time settings, alarm settings, the whole point timekeeping, alarm.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:9059
    • 提供者:xiaoyu
  1. cnt60

    0下载:
  2. vhdl数字钟,有校时校分整点报时的基本功能-vhdl digital clock school, the school divided the whole point timekeeping function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:261709
    • 提供者:ylh
  1. EDA

    0下载:
  2. VHDL实现一个整点报时的秒表第一个子程序-VHDL achieve a integral point time of the stopwatch 1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:6600
    • 提供者:于欣雨
  1. clock

    0下载:
  2. 用vhdl写的数字电子时钟,能够定闹钟,定点报时,调时,用Quartus II 7.2 (32-Bit)写的,压缩文件,里面有源程序,仿真文件等(就是所建的工程)-Digital electronic clock vhdl write, to set the alarm clock, designated chime tune, written using Quartus II 7.2 (32-Bit), compressed files, source code and simulation
  3. 所属分类:Other systems

    • 发布日期:2017-11-25
    • 文件大小:280060
    • 提供者:闭梁祖
  1. CPLD_CODE

    0下载:
  2. 秒表的VHDl软件实现;可调整时间;整点报时;-Stopwatch VHDl software adjustable time whole point of time
  3. 所属分类:Project Design

    • 发布日期:2017-11-19
    • 文件大小:670372
    • 提供者:房贷
  1. shuziclk

    0下载:
  2. 数据时钟vhdl的设计小时分钟秒 具有复位 闹钟 和整点报时等功能。-Vhdl design data clock hours minutes seconds reset the alarm and hourly chime function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:1631015
    • 提供者:monkey
  1. clock3

    0下载:
  2. VHDL语言编写的带整点报时的8段数码管数字时钟-Digital clock VHDL language with hourly chime
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:1756
    • 提供者:lijiaxi
  1. CHING

    0下载:
  2. 数字钟vhdl主要分为正常显示与报时功能-Digital clock vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:761465
    • 提供者:青昕
  1. eclock

    0下载:
  2. 使用vhdl语言实现一个集计时器,闹钟,整点报时为一体的电子钟-Electronic clock VHDL language as one of a set timer, alarm clock, the whole point timekeeping
  3. 所属分类:Other systems

    • 发布日期:2017-11-30
    • 文件大小:965060
    • 提供者:王小飞
  1. clock

    0下载:
  2. 用VHDL编写的数字钟,可以走时,读秒,用作闹铃,整点报时-Using VHDL digital clock, you can take time, countdown, for alarm, hourly chime, etc.
  3. 所属分类:Other systems

    • 发布日期:2017-12-05
    • 文件大小:793
    • 提供者:joymonkey
  1. alarm

    0下载:
  2. VHDL,多功能数字钟:具有年、月、日、时、分、秒计数显示功能,以24小时循环计数;具有整点报时功能;可以对年、月、日、时、分及秒进行单独校对,使其校正到标准时间-VHDL, multifunction digital clock: a year, month, day, hour, minute, seconds count display features a 24-hour cycle The whole point timekeeping function possible for
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:589557
    • 提供者:yaonan
« 1 2 3 4 56 »
搜珍网 www.dssz.com